1.精通VHDL或Verilog语言,具备良好的代码风格,能独立完成复杂逻辑的代码设计与优化。
2.熟练掌握FPGA开发全流程(综合、布局布线、STA),熟练使用Libero SoC、Vivado等主流开发环境。
3.熟练使用ModelSim等工具进行功能仿真和时序仿真。
4.熟悉Microchip (原Actel) 系列FPGA(如SmartFusion2、ProASIC3等)的架构特点。
5.熟练掌握Libero SoC设计套件,熟悉其集成的Synplify综合及ModelSim仿真流程。
6.具备严谨的逻辑思维能力和在复杂系统中定位问题的能力。
7.具有较强的责任心,以及良好的团队协作精神和沟通能力。
8.有民机项目FPGA研制经验者优先。